Vorlesung Rechnerentwurf
WS 2006/07
Prof. Dr. A. Strey
Universität Innsbruck, Institut für Informatik
Inhalt:
1 Entwurf
- Entwurfsebenen
- Entwurfsmethodik
- Entwurfssoftware
2 Wdh. Grundlagen Digitaltechnik
- Gatter, Schaltnetze, PALs, PLAs
- Flipflops, Register, Schaltwerke, Zähler
- Speicher
3 Hardware-Beschreibungssprachen
- VHDL, Verilog HDL, ABEL HDL
- Unterschiede zu normalen Programmiersprachen
4 Grundlagen von VHDL
5 FPGAs
- Aufbau
- Programmierung
6 Synthese
- Logiksynthese
- Layoutsynthese
7 Simulation
- Erstellen von Testbenchs
8 weitere Möglichkeiten von VHDL
9 Entwurf von Prozessoren
- Rechenwerk
- Steuerwerk
- Ein-/Ausgabewerk
Übungen:
1. Übungsblatt (blatt1.pdf) 2. Übungsblatt (blatt2.pdf) 3. Übungsblatt (blatt3.pdf)
4. Übungsblatt (blatt4.pdf) 5. Übungsblatt (blatt5.pdf) 6. Übungsblatt (blatt6.pdf)
7. Übungsblatt (blatt7.pdf) 8. Übungsblatt (blatt8.pdf) 9. Übungsblatt (blatt9.pdf)
10. Übungsblatt (blatt10.pdf) 11. Übungsblatt (blatt11.pdf)
Links zu weiteren Informationen:
ABEL HDL Primer (University of Pennsylvania)
VHDL Cookbook (first online version of the VHDL book by P. Ashenden)
VHDL Reference Card
Vorlesungsfolien:
können von hier im pdf-Format (4 Folien je Seite, Farbe) heruntergeladen werden.
| Einleitung | REintro.pdf |
| Kapitel 1: Entwurf | REentwurf.pdf |
| Kapitel 2: Grundlagen | REdigital.pdf |
| Kapitel 3: Hardware-Beschreibungssprachen | REsprachen.pdf |
| Kapitel 4: Grundlagen VHDL, Teil A | REvhdlA.pdf |
| Kapitel 4: Grundlagen VHDL, Teil B | REvhdlB.pdf |
| Kapitel 4: Grundlagen VHDL. Teil C | REvhdlC.pdf |
| Kapitel 5: FPGAs | REfpga.pdf |
| Kapitel 6: Simulation | REsimulation.pdf |
| Kapitel 7: Synthese | REsynthese.pdf |
| Kapitel 8: VHDL Ergänzungen | REvhdlsuppl.pdf |
| Kapitel 9: Entwurf einfacher Prozessoren, Teil A | REprocessorA.pdf |
| Kapitel 9: Entwurf einfacher Prozessoren, Teil B |
REprozessorB.pdf |
